midgard-assembler.git
2018-03-06 Alyssa RosenzweigBias parameter to texture ops master
2018-03-06 Alyssa RosenzweigSwizzle in texture register
2018-03-06 Alyssa RosenzweigMask in textures
2018-03-06 Alyssa RosenzweigHandle sampler swizzle
2018-03-06 Alyssa RosenzweigUse actual texture/sample
2018-03-06 Alyssa RosenzweigUse actual registers in texture ops
2018-03-06 Alyssa RosenzweigGeneralise texture register select
2018-03-06 Alyssa RosenzweigCode out texture reg select in main
2018-03-06 Alyssa RosenzweigContinue filling in texture instruction
2018-03-06 Alyssa RosenzweigSketch out the basic remainder of the assembly needed...
2018-03-06 Alyssa RosenzweigDecode standing modifiers
2018-03-06 Alyssa Rosenzweigdecode_reg will be needed
2018-03-06 Alyssa RosenzweigBegin texture op
2018-03-06 Alyssa RosenzweigRemove legacy hexture functionality
2018-03-06 Alyssa RosenzweigNew fbwrite format
2018-03-06 Alyssa RosenzweigSupport generalised constant types
2018-03-04 Alyssa RosenzweigImplement i1comp for half register input
2018-03-01 Alyssa RosenzweigLiberate source code
2018-02-28 Alyssa RosenzweigHalf vector ALU
2018-02-28 Alyssa RosenzweigUpper half
2018-02-28 Alyssa RosenzweigFix masked reg name
2018-02-28 Alyssa RosenzweigFix inline constant
2018-02-28 Alyssa RosenzweigFix inline constant
2018-02-28 Alyssa RosenzweigDecode half/upper masked
2018-02-27 Alyssa RosenzweigFix abs()
2018-02-27 Alyssa RosenzweigObjectify the rest
2018-02-27 Alyssa RosenzweigRemove old TODO
2018-02-27 Alyssa RosenzweigInline constant in vector ALU
2018-02-27 Alyssa RosenzweigRemove no-longer-necessary print
2018-02-27 Alyssa RosenzweigOutmod in scalar ALU too
2018-02-27 Alyssa RosenzweigFixes for outmod
2018-02-27 Alyssa RosenzweigAssembler support for instruction modifiers
2018-02-27 Alyssa RosenzweigStrip incoming lines
2018-02-25 Alyssa RosenzweigIt works!
2018-02-25 Alyssa RosenzweigInitial immediate float work
2018-02-25 Alyssa RosenzweigFix scalar out again
2018-02-25 Alyssa RosenzweigFix vector write mask (but break scalar write mask...
2018-02-25 Alyssa RosenzweigRemove prints
2018-02-25 Alyssa RosenzweigEmbedded constants
2018-02-24 Alyssa RosenzweigQuiet
2018-02-24 Alyssa RosenzweigSwizzle better
2018-02-24 Alyssa RosenzweigMaybe components = swizzle?
2018-02-24 Alyssa Rosenzweigoutput size
2018-02-24 Alyssa RosenzweigHalf register stuff
2018-02-24 Alyssa RosenzweigContinue scalar
2018-02-24 Alyssa RosenzweigBegin scalar ALU emit
2018-02-24 Alyssa RosenzweigApply input modifiers
2018-02-24 Alyssa RosenzweigParse modifiers
2018-02-24 Alyssa RosenzweigWe're bit-identical for a simple fragment shader :D
2018-02-24 Alyssa RosenzweigALU special case
2018-02-24 Alyssa RosenzweigPad appropriately
2018-02-24 Alyssa RosenzweigPipeline ordering
2018-02-24 Alyssa RosenzweigBegin ALU combining work
2018-02-24 Alyssa RosenzweigInstruction prefetch
2018-02-24 Alyssa RosenzweigSeperate tag pass
2018-02-24 Alyssa RosenzweigDecode half-register
2018-02-24 Alyssa RosenzweigFix swizzle 2
2018-02-24 Alyssa RosenzweigFix swizzle actually though
2018-02-24 Alyssa RosenzweigFlippity flop swizzly-swap-masks?
2018-02-24 Alyssa RosenzweigFix some sizes
2018-02-24 Alyssa RosenzweigActually pass
2018-02-24 Alyssa RosenzweigMaybe swizzle
2018-02-24 Alyssa RosenzweigALU pad
2018-02-24 Alyssa RosenzweigBegin vector emission
2018-02-24 Alyssa RosenzweigOpcode
2018-02-24 Alyssa RosenzweigDecode half-register
2018-02-24 Alyssa RosenzweigDecode reg for register word
2018-02-24 Alyssa Rosenzweig16-bit register word
2018-02-24 Alyssa RosenzweigALU size bits
2018-02-24 Alyssa RosenzweigBegin main ALU emission
2018-02-24 Alyssa RosenzweigBegin ALU emit
2018-02-24 Alyssa RosenzweigBegin fbwrite
2018-02-24 Alyssa RosenzweigHexture support
2018-02-24 Alyssa RosenzweigPrefetch tag
2018-02-24 Alyssa RosenzweigFix mask and swizzle
2018-02-24 Alyssa RosenzweigOutput stream
2018-02-23 Alyssa RosenzweigInstruction stream
2018-02-23 Alyssa RosenzweigContinue with load/store
2018-02-23 Alyssa RosenzweigFetch all needed parts of load/store op
2018-02-23 Alyssa RosenzweigTag definitions
2018-02-23 Alyssa RosenzweigSelect hexture
2018-02-23 Alyssa RosenzweigSelect ALU
2018-02-23 Alyssa RosenzweigSelect loads
2018-02-23 Alyssa Rosenzweigimports
2018-02-23 Alyssa Rosenzweigpprint
2018-02-23 Alyssa RosenzweigMultiple parse tests
2018-02-23 Alyssa RosenzweigParse
2018-02-23 Alyssa RosenzweigInitial commit
This page took 0.112702 seconds and 4 git commands to generate.