Cleanup romstage
authorAlyssa Rosenzweig <alyssa@rosenzweig.io>
Sat, 1 Apr 2017 18:09:05 +0000 (11:09 -0700)
committerAlyssa Rosenzweig <alyssa@rosenzweig.io>
Sat, 1 Apr 2017 18:09:05 +0000 (11:09 -0700)
romstage.c

index d92b3ba..b71a8dd 100644 (file)
@@ -22,24 +22,11 @@ VideoCoreIV first stage bootloader.
 \r
 uint32_t g_CPUID;\r
 \r
-#define UART_DR     (UART_BASE+0x00)\r
-#define UART_RSRECR (UART_BASE+0x04)\r
-#define UART_FR     (UART_BASE+0x18)\r
-#define UART_ILPR   (UART_BASE+0x20)\r
 #define UART_IBRD   (UART_BASE+0x24)\r
 #define UART_FBRD   (UART_BASE+0x28)\r
 #define UART_LCRH   (UART_BASE+0x2C)\r
 #define UART_CR     (UART_BASE+0x30)\r
-#define UART_IFLS   (UART_BASE+0x34)\r
-#define UART_IMSC   (UART_BASE+0x38)\r
-#define UART_RIS    (UART_BASE+0x3C)\r
-#define UART_MIS    (UART_BASE+0x40)\r
 #define UART_ICR    (UART_BASE+0x44)\r
-#define UART_DMACR  (UART_BASE+0x48)\r
-#define UART_ITCR   (UART_BASE+0x80)\r
-#define UART_ITIP   (UART_BASE+0x84)\r
-#define UART_ITOP   (UART_BASE+0x88)\r
-#define UART_TDR    (UART_BASE+0x8C)\r
 \r
 void uart_putc(unsigned int ch) {\r
        while(UART_MSR & 0x20);\r
@@ -72,39 +59,6 @@ void uart_init(void) {
        mmio_write32(UART_CR, 0x301);\r
 }\r
 \r
-void led_init(void) {\r
-       unsigned int ra;\r
-\r
-       ra = GP_FSEL1;\r
-       ra &= ~(7 << 18);\r
-       ra |= 1 << 18;\r
-\r
-       GP_FSEL1 = ra;\r
-}\r
-\r
-/*\r
-  #define CM_PLLC_DIGRST_BITS                                9:9\r
-  #define CM_PLLC_DIGRST_SET                                 0x00000200\r
-  #define CM_PLLC_ANARST_BITS                                8:8\r
-  #define CM_PLLC_ANARST_SET                                 0x00000100\r
-  #define CM_PLLC_HOLDPER_BITS                               7:7\r
-  #define CM_PLLC_HOLDPER_SET                                0x00000080\r
-  #define CM_PLLC_LOADPER_BITS                               6:6\r
-  #define CM_PLLC_LOADPER_SET                                0x00000040\r
-  #define CM_PLLC_HOLDCORE2_BITS                             5:5\r
-  #define CM_PLLC_HOLDCORE2_SET                              0x00000020\r
-  #define CM_PLLC_LOADCORE2_BITS                             4:4\r
-  #define CM_PLLC_LOADCORE2_SET                              0x00000010\r
-  #define CM_PLLC_HOLDCORE1_BITS                             3:3\r
-  #define CM_PLLC_HOLDCORE1_SET                              0x00000008\r
-  #define CM_PLLC_LOADCORE1_BITS                             2:2\r
-  #define CM_PLLC_LOADCORE1_SET                              0x00000004\r
-  #define CM_PLLC_HOLDCORE0_BITS                             1:1\r
-  #define CM_PLLC_HOLDCORE0_SET                              0x00000002\r
-  #define CM_PLLC_LOADCORE0_BITS                             0:0\r
-  #define CM_PLLC_LOADCORE0_SET                              0x00000001\r
-*/\r
-\r
 void switch_vpu_to_pllc() {\r
        A2W_XOSC_CTRL |= A2W_PASSWORD | A2W_XOSC_CTRL_PLLCEN_SET;\r
 \r
@@ -164,8 +118,6 @@ void set_interrupt(int intno, bool enable) {
 \r
     uint32_t v = mmio_read32(IC0_BASE + offset) & ~slot;\r
     mmio_write32(IC0_BASE + offset, enable ? v | slot : v);\r
-\r
-    printf("%d: %X\n", intno, mmio_read32(IC0_BASE + offset));\r
 }\r
 \r
 extern void sdram_init();\r
@@ -173,10 +125,6 @@ extern void arm_init();
 extern void monitor_start();\r
 extern void PEStartPlatform();\r
 \r
-void print_crap() {\r
-       printf("TB_BOOT_OPT = 0x%X\n", TB_BOOT_OPT);\r
-}\r
-\r
 int _main(unsigned int cpuid, unsigned int load_address) {\r
        switch_vpu_to_pllc();\r
 \r
@@ -201,11 +149,6 @@ int _main(unsigned int cpuid, unsigned int load_address) {
            "OPENSOURCE"\r
        );\r
 \r
-       printf("CPUID    = 0x%X\n", cpuid);\r
-       printf("LoadAddr = 0x%X\n", load_address);\r
-\r
-       print_crap();\r
-\r
        g_CPUID = cpuid;\r
 \r
        __cxx_init();\r
@@ -221,4 +164,3 @@ int _main(unsigned int cpuid, unsigned int load_address) {
 \r
        panic("main exiting!");\r
 }\r
-\r
This page took 0.032384 seconds and 4 git commands to generate.